京微齐力FPGA HME - P(飞马)系列

该系列产品使用了全新的LUT 6架构和32路全时钟网络,运行速度可达到700MHz。此外,针对高速大容量市场的应用需求,P1还整合了高速Serdes接口,最高可达6.5 G,1333Mbps 的硬核DDR2/3控制器和硬核PCIe接口以及36*18的DSP处理器。该产品具有40nm CMOS工艺,采用全新的LUT6构架,等价于60K 4输入LUT逻辑单元,高达5G bps Serdes高速I/O,并且具有1333M bps硬核DDR2/3控制和PHY,硬核PCIe Gen1/Gen2,针对需要高速率高性能大容量的FPGA市场。

紫光展锐(上海)科技有限公司

京微齐力
京微齐力是国内最早进入自主研发、规模生产、批量销售通用FPGA芯片及新一代异构可编程计算芯片的企业之一。公司具备独立完整的自主知识产权,涵盖FPGA内核设计、SoC架构设计、芯片开发、EDA软件开发、IP开发与集成等全栈技术领域。

紫光展锐是全球的平台型芯片设计企业,全面掌握2G/3G/4G/5G、Wi-Fi、蓝牙、电视调频、卫星通信等全场景通信技术的企业之一。在5G领域,紫光展锐是全球3家5G芯,了解更多>>

京微齐力
京微齐力是国内最早进入自主研发、规模生产、批量销售通用FPGA芯片及新一代异构可编程计算芯片的企业之一。公司具备独立完整的自主知识产权,涵盖FPGA内核设计、SoC架构设计、芯片开发、EDA软件开发、IP开发与集成等全栈技术领域。

产品特性

1.Fabric

  • 18,432到122,880个6输入查找表,36,864到196,608个DFF存储单元
  • 逻辑性能高达300MHz

2.内嵌RAM存储器

  • 高达1,966kb 局部LRAM,每个为64bit
  • 高达17,694kb可编程双端口DPRAM,可配置为ROM,FIFO等模式,并带ECC功能

3.内嵌DSP模块

  • 每个DSP模块支持36x18运算或者2个独立的18x18运算
  • 前加/累加和支持56位加减功能
  • 多个DSP模块可以级联

4.时钟网络

  • 32个de-skew全局时钟
  • 高达8个支持倍频、分频、及de-skew的PLL
  • 8个外部时钟输入,1个外部晶体时钟输入

5.I/O特性

  • 支持3v/2.5v/1.8v/1.5v LVTTL,3.3v/2.5v/1.8v/ 1.5v/1.2v LVCMOS
  • 支持5v LVDS/BLVDS,TMDS,Mini-LVDS
  • 支持LVPECL,CML
  • 支持PCI/PCI-X
  • 支持高速LVDS接口,可达1.3Gbps,硬件支持串并转换

6.硬核IP

  • 高速AXI总线
  • PCIe Gen1(x1,x2,x4),Gen2(x1,x2,x4)
  • 高速Serdes收发器,支持多种协议
  • 1333Mbps DDR2 /3控制器和PHY接口

7.配置模式

  • 支持JTAG、SPIx1x2x4的AS、PS和x8x16的PP多种
  • 支持自动检测配置RAM错误和报警,防止SEU干扰
  • 支持配置数据压缩

8.安全

  • 使用256位AES配置文件流加解密
  • 基于Efuse的保护功能

应用领域

京微齐力
M7(华山)系列产品集成了主流的ARM Cortex-M3内核和高性能FPGA的智能型芯片,通过将FPGA、CPU、SRAM、ASIC、Flash以及模拟单元等功能模块集成在单一芯片上,M7能够满足不同应用场合的“可定制可重构可编程”设计需求,实现了FPGA的SoC化。M7产品可以被广泛的应用在视频显示,工业控制,信息安全,通信设备,安防监控,医疗设备,仪器仪表,汽车电子,网络交换和家用电器等领域。 该产品FPGA逻辑单元高达12K,逻辑性能达200MHz;ARM Cortex-M3 内核与大容量FPGA无缝结合,ARM Cortex-M3内核最大频率300MHz;具备2个12位1MSPS ADC模块;丰富的I/O资源与封装,以硬核形式整合以太网、USB、CAN、DMA控制器以及DDR控制器等外设;具有高精度PLL 及时钟网络、灵活的DSP、基于Efuse和SPI的保密机制和超高系统性价比。
“河”系列逻辑容量约为1~3K,主要面向低功耗应用领域,如手持类或其它移动便携式终端与设备。该技术领域主要强调远程升级、动态配置和功耗管理等功能,满足LTE及未来的5G智能手机、平板电脑、可穿戴设备、便携式智能终端(Tablets)如iPAD/eBook、 销售服务POS终端、移动物联网终端、智能安防监控设备、个人医疗监控设备、太阳能光伏设备、生物识别与电子标签终端以及北斗产业相关的各类终端设备等。 该产品为低功耗、高性价比FPGA,具有40nm UMC低功耗工艺;768到3072个4输入查找表(LUT),采用先进的逻辑结构,精确映射设计;以及128位AES配置文件密钥及用户自定义安全ID;内嵌可配置存储器,PLL及片上晶振;用户可配置IO,最多可提供80对LVDS IO;多种小封装可选,最小支持5mmx1.5mm封装。
该系列产品使用了全新的LUT 6架构和32路全时钟网络,运行速度可达到700MHz。此外,针对高速大容量市场的应用需求,P1还整合了高速Serdes接口,最高可达6.5 G,1333Mbps 的硬核DDR2/3控制器和硬核PCIe接口以及36*18的DSP处理器。该产品具有40nm CMOS工艺,采用全新的LUT6构架,等价于60K 4输入LUT逻辑单元,高达5G bps Serdes高速I/O,并且具有1333M bps硬核DDR2/3控制和PHY,硬核PCIe Gen1/Gen2,针对需要高速率高性能大容量的FPGA市场。

相关推荐