近日，北美技术研讨会上，台积电（TSMC）宣称在半导体封装技术领域再次取得重大突破，计划于2027年推出采用CoWoS封装技术的超大尺寸芯片，该芯片将支持12个HBM4E内存堆栈，尺寸达到120x120mm。这一创新不仅预示着封装技术的一次质的飞跃，也标志着台积电在高性能计算（HPC）和人工智能（AI）领域的持续领先。
CoWoS（Chip-on-Wafer-on-Substrate）技术是一种2.5D封装解决方案，它通过在硅中介层上堆叠多个芯片，实现逻辑电路、内存、输入/输出（I/O）和其他芯片的异质集成。相较于传统封装技术，CoWoS技术能够显著提升芯片的性能和集成度，同时降低功耗和成本。
图：台积电升级 CoWoS 封装技术
台积电新一代CoWoS封装技术的亮点在于其硅中介层的尺寸扩展，预计将达到现有光掩模尺寸的8倍以上，这意味着单个封装体内可以集成更多的逻辑电路和内存堆栈。对于HPC和AI应用而言，内存带宽和容量是关键的性能指标，而HBM4E内存堆栈的集成无疑将为这些应用提供强大的数据吞吐能力。
此外，台积电还计划在2026年推出CoWoS_L版本，其硅中介层尺寸将达到光掩模的5.5倍，能够支持12个HBM3/HBM3E内存堆栈的封装。这一技术的逐步推进，展示了台积电在封装技术发展上的明确路线图和长远规划。
然而，技术进步的同时，也伴随着成本和制造复杂性的增加。CoWoS封装技术在提高集成度和性能的同时，其制造过程的复杂性和成本也相应提高。这可能会对最终产品的价格产生影响，从而影响市场接受度。
总体来看，台积电新一代CoWoS封装技术的发展，不仅将推动半导体行业的技术进步，也将为HPC和AI等领域带来革命性的改变。尽管面临成本和制造挑战，但其潜在的性能优势和集成能力，无疑将为未来半导体行业的发展提供强大的动力。随着技术的成熟和市场的响应，我们有理由期待台积电在封装技术领域的持续创新和领导地位。
