Cadence今日宣布与台积电展开合作，旨在提升人工智能驱动的先进节点设计及 3D-IC 的生产力和产品性能。随着人工智能应用的迅速普及，市场对能够处理庞大数据集和高性能计算的先进硅片解决方案的需求日益增长。为了应对这一趋势，业界在先进节点硅片和 3D-IC 技术上持续突破创新。台积电与 Cadence 正处于这一变革的前沿，共同助力客户加快上市时间，同时提升产品性能。
台积电已经认证了 Cadence 在数字与定制设计流程方面的行业领先地位，特别是在其最新的 N3 和 N2P 工艺技术实施及签核上。作为长期的设计技术协同优化 (DTCO) 合作伙伴，台积电与 Cadence 一直保持紧密合作，优化 A16 芯片的功耗、性能和面积 (PPA)，并增添了如背面布线等先进的 EDA 功能。
此外，Cadence 和台积电还在 Cadence.AI上展开了合作，致力于推动基于人工智能的下一代数字和模拟设计自动化，以提供卓越的生产力和结果质量。Cadence.AI 是一个涵盖设计与验证各个环节的芯片到系统的人工智能平台。双方的合作主要集中在以下三个领域：
Cadence® Cerebrus™ 智能芯片浏览器：将 AI 应用于数字设计，以优化 PPA。
Cadence 联合企业数据和人工智能 (JedAI) 平台：利用生成式人工智能进行设计调试与分析，助力 PPA 分析。
Cadence 的 Virtuoso® Studio：支持将传统的定制和模拟设计迁移至现代节点，并执行电路优化及高西格玛蒙特卡罗分析。
Cadence Integrity™ 3D-IC 平台是一款领先的系统级探索解决方案，统一封装、模拟和数字实现，为高效的 3D-IC 设计提供单一供应商平台。通过支持最新的 3Dblox 功能和构造，这为创新带来了新的可能性。为实现台积电 3DFabric™ 技术的超高密度互连，双方正在共同开发下一代高容量基板路由器，以支持芯片到芯片及芯片到基板的连接。
图：台积电与Cadence达成合作
多物理场分析与优化是成功实现 3D-IC 技术的关键。除了电气和热分析外，台积电与 Cadence 还在为 3DFabric 开展翘曲与应力分析的合作，Cadence 的 Celsius™ Studio 的分析结果已获得验证。在 Cadence Integrity 3D-IC 平台中，也已为 3DFabric 启用并验证了热和电压对电源/IR/STA 的影响。
随着 AI 工厂对数据的需求不断攀升，互连要求也随之增加，功率极限的挑战愈发突出。Cadence 提供了全面的关键 IP 产品组合，以高效移动芯片间及数据中心间的数据，包括通用芯片互连快速通道™ (UCIe™) 1.0、PCI Express® (PCIe®) 6.0及全球首款经过硅验证的 GDDR7，运行速度高达 32Gbps，为数据中心与网络边缘的 AI 接口提供了最佳性价比。为应对日益增长的芯片间通信挑战，Cadence 的硅光子设计支持方案也兼容台积电的紧凑型通用光子引擎 (COUPE)。
此外，台积电与 Cadence 还在汽车领域的领导者合作，随着现代汽车设计中硅含量的不断增加，当前及未来工艺节点（如台积电 N5A 和后续的 N3A）的 IP 开发显得尤为重要。
双方合作还展示了 Cadence 云端解决方案在从前端到后端的芯片设计流程中，为台积电先进工艺节点提供的准确性与可扩展性。通过此次合作，客户可以利用 Cadence 的云端解决方案显著缩短设计时间。
Cadence 高级副总裁兼数字与签核事业部总经理滕钦琪表示：“台积电与 Cadence 长期以来建立了成功的合作伙伴关系，将全球设计转化为硅片现实。我们携手合作，利用支持台积电最新工艺技术的 AI 驱动 EDA 软件，彻底改变硅片设计的未来。我们将持续合作，为台积电 A16 和 3Dblox 等下一代技术提供创新解决方案，助力未来 AI 工厂的发展。”
