新思科技公司近日宣布，正在与三星晶圆代工持续深化战略合作，共同推动面向下一代边缘AI、高性能计算（HPC）和人工智能（AI）应用的先进芯片设计。这一合作通过结合新思的3DIC Compiler平台与三星的先进封装技术，帮助客户高效完成复杂芯片的流片（tape-out），显著缩短开发周期。
基于三星SF2P制程节点构建的认证EDA设计流程，使得客户在功耗、性能与面积（PPA）优化方面获得显著提升，并能在先进工艺上集成高质量IP组合，降低系统集成风险。
“边缘AI的广泛落地正在催生对更强大、更高效半导体技术的迫切需求。”新思科技IP事业群高级副总裁John Koeter表示，“我们与三星晶圆代工的紧密合作，正在赋能从数据中心AI推理引擎到轻量级终端设备（如智能摄像头、无人机）等多样化应用，实现基于三星先进制程（尤其是Sub-2nm）打造的高性能AI处理器。”
三星电子晶圆代工设计技术团队副总裁Hyung-Ock Kim补充道：“我们正携手新思科技共同优化三星先进工艺下的设计PPA表现。新思AI驱动的设计流程已通过SF2和SF2P工艺认证，客户可以轻松将其集成至现有开发体系。此外，我们还联合推出包括I-CubeS在内的2.5D封装解决方案，并借助3DIC Compiler提供自动化布局与布线功能，持续突破多晶粒系统设计的创新边界。”
多晶粒设计领域合作成果显著
在多晶粒封装领域，双方已实现重要里程碑。一项基于新思3DIC Compiler与三星I-CubeS 2.5D封装技术的客户芯片设计，成功完成流片。该技术支持多颗HBM堆叠芯片在硅中介层（interposer）上的集成，借助新思3DIC Compiler实现仅4小时的高速HBM走线布线，同时提升最差眼图开口6%，从而增强系统整体性能与可靠性。
3DIC Compiler具备从3D楼层规划到Bump/TSV布线、早期热分析等功能，并已通过三星X-Cube先进封装工艺认证，为后续大规模3D系统开发提供了坚实支撑。
图：新思科技携手三星晶圆代工，加速先进AI、HPC与边缘智能芯片设计落地
设计技术协同优化（DTCO）与EDA流程协作升级
新思科技与三星长达数十年的合作基础上，进一步推进基于AI的设计技术协同优化（DTCO），以挖掘SF2与SF2P工艺的PPA潜力。此外，双方还联手打造了一条全新的原理图迁移路径，实现三星SF4类比IP向SF2节点的高效迁移。
在数字与模拟设计领域，新思的AI驱动EDA工具链（Synopsys.ai）也已通过SF2P认证，包括通过hypercells（高效单元）优化的数字电路设计，使标准单元使用更为紧凑，从而进一步提升PPA表现。SF2与SF2P节点上的模拟与数字流程均已通过认证，加速客户在先进制程节点上的SoC差异化开发。
丰富的IP产品组合加速客户上市节奏
新思与三星在IP生态方面保持紧密战略合作，旨在为芯片设计企业提供覆盖全工艺节点的高质量IP支持，从14LPP、8LPU、SF5A到SF4X与SF2P/A，全面服务于高性能计算、移动设备、消费电子、物联网和汽车等多个市场。
新思提供的IP涵盖：
高速接口IP：包括224G、UCIe、PCIe 7.0、MIPI、LPDDR6X与USB4；
基础IP：如嵌入式存储器、逻辑库、通用IO（GPIO）、电压/工艺/温度（PVT）传感器；
安全与芯片生命周期管理IP（SLM）。
通过与三星工艺深度融合的低风险、高可信度IP产品，新思助力客户加速高端芯片开发，缩短上市时间，提升产品竞争力。
此次深度协作不仅强化了双方在AI与高性能计算芯片生态中的核心地位，也为全球芯片设计企业提供了更高效、更先进的设计开发路径。
