韩国的研究人员近期在半导体领域取得了突破性进展，开发出了一种全新的p型半导体材料和薄膜晶体管，预计这项技术将大大提升下一代显示器和超低功耗半导体设备的整体性能。
这种晶体管采用硫族化物基p型半导体材料，能够通过简单的工艺在室温下轻松沉积。此外，研究人员还创新性地设计了一项新技术，通过在n型氧化物半导体和p型碲（Te）的异质结结构中对碲薄膜进行电荷注入控制，实现了对n型晶体管阈值电压的系统调整。这项研究的成果已发表在《ACS Applied Materials & Interfaces》
半导体根据其掺杂状态分为本征和非本征两类。简单来说，本征半导体是不含杂质的“纯”半导体。以常用的硅材料为例，纯硅中没有自由电子，因此即使施加电压也不会导电。为增强导电性，通常会在本征半导体中引入杂质，不同的杂质会形成n型或p型半导体。
目前，显示行业广泛应用的是以IGZO（铟镓锌氧化物）为基础的n型氧化物半导体。然而，相较于n型氧化物，p型半导体的加工性能和电学性能较差，主要采用低温多晶硅（LTPS）作为材料。但LTPS存在高制造成本和基板尺寸受限等问题。
随着显示技术的进步，尤其是在高刷新率（240Hz以上）和超高清显示器（8K*4K）的发展需求下，p型半导体的研究逐渐引起了更多关注。现有的n型半导体在实现这些高性能显示器方面存在一定的局限性，因此对p型半导体的需求也在增加。
图：P型半导体（图源：东芝半导体）
为满足这种需求，ETRI的研究团队通过向硒中添加碲、提高通道层的结晶温度，并采用室温沉积非晶态薄膜的方法，开发出了新型p型半导体。经过热处理后，薄膜晶体化，表现出了比现有晶体管更高的迁移率和开关电流比。
研究人员还发现，将基于Te的p型半导体引入n型氧化物半导体薄膜中，形成异质结结构，可以通过控制Te的厚度来调整n型晶体管的电子流动和阈值电压。这种结构无需钝化层就能提升n型晶体管的稳定性。
这些技术突破预计将推动显示行业向更高分辨率、更低功耗的发展迈进。实际上，这项新技术不仅对显示行业有重大影响，甚至可能重新定义半导体行业格局。目前，全球半导体制造商正在致力于通过微缩工艺提高集成度，但随着集成度接近极限，新的集成方法变得尤为重要。
一种新兴的集成技术是硅通孔（TSV），通过堆叠多个晶圆并在其中钻孔以实现电气连接。TSV在空间利用和降低功耗方面具有优势，但仍面临工艺成本高、产量低等挑战。
为应对TSV的限制，行业提出了单片三维（M3D）集成技术，通过在单个晶圆上进行材料堆叠。不过，由于高温工艺的限制，M3D技术尚未商业化。ETRI开发的p型半导体和异质结薄膜晶体管能够在低于300℃的条件下稳定运行，有望推动M3D技术的商业化进程。
ETRI柔性电子研究部门首席研究员Cho Sung-Haeng指出，这项技术突破对未来的OLED电视、XR设备等下一代显示器，以及CMOS电路和DRAM存储器等其他领域的研究具有深远意义。
展望未来，研究团队计划进一步优化基于Te的p型半导体，使其适用于6英寸或更大尺寸的基板，并探索其在更多电路中的应用潜力，推动商业化进程并发掘新的应用领域。
原文请点击：ETRI Succeeds in the Development of a p-type Semiconductor Material to Lead Semiconductor Innovation
