在半导体电子设计自动化（EDA）和知识产权（IP）芯片设计领域，AI 一直是热门话题。然而，对于生成式 AI 能否在芯片设计和制造中发挥主导作用，行业内观点不一。在Will Generative AI Play a Leading Role in Chip Design and Manufacturing? 一文中，来自 EDA IP、系统和标准领域的多位专家，包括 Accellera Standards 主席陆戴、Metrics 首席执行官 Joe Costello、达索系统半导体解决方案体验总监 Manuel Rei、微软发言人、imec 高级研究员 Eric Beyne、Cadence 硅解决方案集团产品营销总监 Mayank Bhatnagar 以及 Cadence 高级产品营销集团总监 Arif Khan，共同分享了生成式 AI 带来的影响，以及小芯片 / 3D - IC 在芯片市场取得成功的必要条件。下面中国出海半导体出海小编将对文章的核心内容进行解读：
生成式 AI 对 EDA IP 设计和制造的影响
带来新机遇
LuDai指出，需要迭代优化的 EDA 工具，如计算量大的后端流程和部分前端模拟，很适合 AI 技术。以往因计算量太大在流片前无法完成的流程，现在有望重新被考虑。此外，生成式 AI 这种颠覆性技术将为初创企业提供机会，改变行业竞争格局。而且，中国由于能获取不受典型隐私标准限制的数据集，在 AI 方面可能具有潜在优势。
Manuel Rei 认为，生成式 AI 正在彻底改变 EDA IP 设计和制造。它能自动化和优化传统手动完成的复杂任务，通过自动布局合成、电路设计和优化来加速设计周期，缩短新半导体产品的上市时间。AI 驱动的设计探索有助于发现创新架构和电路拓扑，提升功率效率和速度等性能指标。同时，AI 模型还能提前预测和预防设计错误，提高可靠性，减少制造过程中昂贵的返工成本。此外，AI 能在不牺牲性能的前提下，根据特定需求定制设计，优化供应链管理，并辅助知识产权的生成和保护，促进全球设计团队的协作。
微软发言人提到，AI 能显著提高设计师的工作效率，英伟达的两款专注于文档编制和缺陷表征的初始辅助工具就已带来约 25% 的效率提升。AI 还能自动化迭代过程，弥补劳动力短缺问题，成为工程师不可或缺的助手。
面临的挑战
Joe Costello 对生成式 AI 短期内能在 EDA IP 设计中产生重大影响持怀疑态度。他认为，一方面，生成式 AI 训练需要大量数据，而 EDA IP 大多是专有的，数据细节加密，开源设计数据不足且质量有待提高，仅依靠单个公司内部的设计数据也无法满足训练需求。另一方面，EDA IP 设计对精度要求极高，“差不多” 远远不够，而目前生成式 AI 在图形等领域虽能产生令人印象深刻的输出，但仍难以做到完全符合预期，在 IP 设计中达到精确无误更是难以实现。
小芯片 / 3D - IC 在芯片市场成功的必要条件
标准与生态建设
LuDai认为，小芯片要发展，需要一个能支持系统级芯片（SOC）开发的多样化库，因为对小芯片感兴趣的公司大多是专业 IP 供应商。同时，主要代工厂之间需实现基于标准的 3D - IC 接口兼容。此外，设计师不应盲目依赖小芯片解决所有问题，应先利用基于复杂性的 SOC 小芯片设计解决一些技术挑战，再进入 IP 小芯片市场。
Mayank Bhatnagar 强调，必须建立标准接口 IP，以鼓励小芯片生态系统的协作与创新。通用小芯片互连 Express（UCIe）接口正逐渐成为小芯片互连的主流选择，其芯片裸片到裸片信号通信标准有助于异构小芯片架构获得主流商业芯片制造商的支持。
图：生成式 AI 能否主导芯片设计制造？（图源：Design News）
技术与产业配套
Manuel Rei 指出，互连和设计方法的标准化对小芯片和 3D - IC 设计的兼容性和集成便利性至关重要。先进的封装技术，如硅通孔（TSV）和有效的热管理，对于支持高密度互连和散热必不可少。增强的 EDA 工具对于解决多芯片集成的复杂性至关重要，同时还需要改进验证和测试方法以确保可靠性。此外，强大的制造生态系统，包括代工厂和外包半导体组装和测试（OSAT）企业，以及有效的供应链协调，对于支持生产至关重要。实现小芯片生产的规模经济和开发经济高效的封装解决方案，将有助于使其与传统设计竞争。明确的 IP 管理和许可框架以及遵守监管标准也十分必要。
微软发言人表示，真正的 3DIC 在很大程度上仍处于实验阶段，ASIC/SoC 设计师难以轻易使用。2.5D 是下一个现实的发展方向，但目前可用工具有限。2.5D 异构集成（HI）搭配有源中介层是基于芯片组的替代方案，能通过更多管理分治策略实现高度集成的诸多优势，但除信号完整性分析外，针对 HI 的 EDA 支持较少。小芯片技术要取得成功，还需要互连标准、数据安全以及用于中介层设计的裸片 / 晶圆级数据共享协作解决方案。
Eric Beyne 提到，小芯片要成为主流技术，必须能够在一个封装中紧密放置，以确保它们之间快速、高带宽的电气连接，就像单片 SoC 中的功能一样。这取决于所使用的 3D 系统集成平台，2.5D 小芯片集成通过公共基板（也称为中介层）将芯片并排连接，3D - SoC 则是将小芯片堆叠在一起，后者适合高性能计算应用。
目前来看，生成式 AI 在芯片设计和制造领域既展现出巨大潜力，也面临诸多挑战。小芯片 / 3D - IC 若要在芯片市场腾飞，需要在标准制定、技术突破、产业生态建设等多方面共同发力。行业企业若能提前解决这些问题，将在提升芯片设计生产力和创新方面占据优势，推动半导体行业迈向新的发展阶段。
阅读原文：Will Generative AI Play a Leading Role in Chip Design and Manufacturing?
