在半导体行业，晶体管尺寸的不断缩小是推动芯片性能提升的核心动力。这一过程依赖于精密的光刻技术，它允许在硅片上刻画出越来越细小的电路图案。然而，随着晶体管尺寸逼近物理极限，即使是最先进的High-NA EUV（极紫外）光刻技术也面临着前所未有的挑战。
阿斯麦（ASML），作为全球领先的光刻设备制造商，其首席技术官Martin van den Brink曾在2020年提出警告，指出High-NA EUV技术可能已接近其技术极限。这一言论在业界引起了广泛关注，因为这意味着如果不突破现有技术，未来芯片性能的提升可能会遭遇瓶颈。
然而，ASML在2023年度报告中带来了希望的曙光。报告中提出了一个革命性的新概念——Hyper-NA EUV，预计这项技术将在2030年左右投入市场。Hyper-NA EUV的数值孔径（NA）将超过0.7，这一指标的提升预示着半导体制造将迈入一个全新的时代。
图：阿斯麦EUV产品发展路线图
Hyper-NA EUV技术的出现，将为半导体行业带来重大的机遇。与现有的High-NA EUV相比，Hyper-NA不仅在成本效益上更具优势，而且它还可能为DRAM等关键领域带来突破性的进展。对ASML来说，Hyper-NA EUV技术的成功将极大地提升其EUV光刻的整体能力，改善生产成本和交付周期。
目前，ASML的Low-NA EUV光刻设备已经能够支持4nm和5nm工艺的芯片生产。但是，随着半导体工艺向3nm及以下节点迈进，对光刻技术的要求也越来越高。尽管High-NA EUV技术在一定程度上能够满足这些新要求，但在金属间距进一步缩小到1nm以下时，技术挑战依然巨大。
为了克服这些挑战，ASML正在积极研究Hyper-NA技术的可行性。尽管最终决策尚未确定，但公司已经开始探索开发这种更先进的光刻设备。然而，提升投影光学器件的数值孔径需要巨额投资，并涉及光刻设备的重新设计和新组件的开发，这无疑将对成本构成压力。
根据微电子研究中心（IMEC）的预测，到2030年，半导体工艺有望达到A7 0.7nm的节点。在这个关键的进程中，Hyper-NA EUV技术被寄予厚望，预计将发挥至关重要的作用。当然，随着技术的持续进步和市场需求的不断演变，半导体行业必须不断地探索和创新，以迎接未来的挑战和把握新的机遇。
