2025 年 2 月 26 日，专注于提供系统 IP 以加速片上系统（SoC）创建的 Arteris 公司宣布，新一代用于 SoC 集成自动化的 Magillem Registers 技术现已正式推出。这一产品的问世，为半导体设计领域带来了新的变革，有望重塑 SoC 开发的工作流程，推动行业效率提升。
在当今的半导体行业，SoC 设计愈发复杂，人工智能、物联网等技术的蓬勃发展，使得芯片集成的功能越来越多，规模也越来越大。据行业数据显示，当前超 70% 的芯片需要进行重新设计（respins），这不仅增加了开发成本，还延长了产品上市周期。在这样的大背景下，如何高效地实现硬件与软件的集成，成为了众多 SoC 设计团队面临的一大难题。特别是随着 AI 逻辑在芯片中的广泛应用，芯片的复杂度和尺寸不断增加，这一挑战变得更为严峻。
Arteris 此次发布的 Magillem Registers 是一款功能全面的寄存器设计与管理产品，它能够精准自动化硬件 / 软件接口（HSI），从物联网设备的小型芯片到复杂的人工智能数据中心多芯片 SoC，都能借助它快速完成开发。对于芯片架构师、硬件设计师、固件工程师、验证团队以及文档编写团队来说，这款产品就像是一个协作的桥梁，帮助他们打破沟通壁垒，克服设计过程中的复杂难题。通过统一的规范和编译流程，Magillem Registers 可以有效避免因标准过时带来的风险，确保设计的准确性。
图：Arteris 发布新一代 Magillem Registers，助力半导体软硬件集成自动化升级
这款产品是在经过硅验证的 Magillem 5 和 CSRCompiler 技术基础上进行的升级。它提供了一个集成的、单一事实来源的基础设施，用于指定、记录、实现和验证 SoC 地址映射，从而简化和优化了工作流程。在这个过程中，高效的 IP 复用得到了极大的促进，不同设计团队之间的数据一致性也得到了保障。Magillem Registers 具备超过 1000 项语义和语法检查功能，无论是第三方 IP、内部自研 IP，还是整个系统集成的验证，它都能确保高质量的输出，显著降低芯片失败的风险。而且，智能化的自动化功能使得 HSI 开发时间相较于手动操作减少了 35%，开发团队能够更加从容地应对紧张的项目交付期限。
新一代的 Magillem Registers 在性能、容量、标准支持和易用性方面都实现了重大突破。与 Magillem 5 相比，其性能提升了近 3 倍，能够在几分钟内完成数百万个寄存器的编译，并自动生成可综合的 RTL 寄存器组。在支持设计规模上，更是扩大了 5 倍，可无缝适应从小型设备到包含数百万个控制寄存器的大型多芯片设备的开发需求。
在标准支持方面，Magillem Registers 除了兼容之前的版本，还新增了对 IEEE 1685 - 2022（IP - XACT）和 SystemRDL 2.0 等行业标准的支持。这一改进进一步增强了知识产权（IP）的复用性，拓展了与第三方 IP 供应商的兼容性，为 SoC 集成提供了更多便利。在易用性上，产品打造了快速、高度迭代的设计环境，具备简化输入、直观的文档导航、可定制的工作流程等功能，借助先进的自动化技术，消除了重复、耗时且易出错的手动任务，大幅提升了团队的工作效率，以无与伦比的效率和可扩展性满足了现代设计环境日益增长的需求。
Arteris 公司总裁兼首席执行官 K. Charles Janac 表示：“如今，芯片设计的复杂性不断攀升，70% 以上的芯片需要重新设计，这给 SoC 设计团队带来了巨大的压力。AI SoC 和 FPGA 的开发成本高昂且耗时久，自动化效率对于成本控制至关重要。我们发布的新一代 Magillem Registers，旨在最大程度地提高 SoC 工程的生产效率，显著降低项目风险。”
Arteris 的 SoC 集成自动化产品系列，包括此次发布的 Magillem Registers，旨在通过自动化手段应对设计复杂性，释放团队生产力，加速高质量芯片和 SoC 的设计流程，为半导体行业的发展注入新的活力，推动行业朝着更高效、更智能的方向迈进。
