首页 > 全部资讯 > 内行看门道 > 新一轮挑战与机遇:芯片功耗成本持续上涨(上)

新一轮挑战与机遇:芯片功耗成本持续上涨(上)

在当今快速发展的半导体行业中,芯片的性能和功耗管理一直是设计和制造过程中的核心问题。随着技术的进步,晶体管的密度不断提高,带来了前所未有的计算能力和数据处理速度。然而,这种进步也伴随着一系列新的挑战,尤其是在芯片的功耗和热管理方面。来自《半导体工程》(Semiconductor Engineering)网的主编埃德·斯珀林(Ed Sperling)撰文深入探讨了这些问题,并分析了它们对芯片设计、性能和可靠性的影响。

文章首先指出,随着晶体管密度的增加,芯片产生的热量超过了传统散热方法的能力,导致了热管理和功耗问题的重要性日益凸显。这些问题不仅影响单个晶体管的性能,还可能影响整个系统的稳定性和寿命。文章进一步讨论了FinFET和环栅FET等先进晶体管技术的发展,以及它们如何试图解决泄漏功率和热管理的问题。

在探讨了技术进展的同时,文章也强调了瞬态热梯度问题,这是一个在高密度芯片和封装中日益受到关注的问题。文章引用了行业专家的观点,说明了晶体管密度增加对散热的负面影响,以及这对芯片设计和性能的潜在后果。

文章还讨论了功耗问题在芯片设计中的普遍性,以及晶体管密度增加导致的功率密度问题。它指出,尽管晶体管密度的增加可以提高性能,但同时也限制了时钟频率,并可能导致性能下降。为了解决这些问题,行业正在探索各种外围技术改进,包括硬件-软件协同设计、新材料的开发和电力传输选项的创新。

此外,文章还探讨了热梯度和不一致性问题,特别是在2.5D和3D-IC设计中的挑战。这些问题可能导致芯片翘曲和性能下降,需要新的解决方案来管理和分散热量。文章提出了一些可能的解决方案,包括限制过度设计、运行实际工作负载、背面供电和使用传感器监控等。

最后,文章总结了功耗问题对芯片制造商的影响,并强调了整个行业需要学习如何处理与功率相关的影响。随着芯片行业继续发展,设计师和工程师必须不断创新,以确保芯片能够在保持高性能的同时,也能有效管理和减少功耗和热量问题。这篇文章为读者提供了对当前半导体行业面临的挑战和可能的解决路径的深刻洞察。

中国出海半导体网为您整理相关问题的讨论,首先来探讨热量对芯片性能与寿命的影响,以及解决方案的必要性。下面是根据原文整理的内容:

在处理和存储数据时,功率至关重要,但其中很多方面并不尽如人意。与功耗相关的问题,尤其是热量,如今主导着芯片和系统设计,并且这些问题正在不断扩大和增加。

晶体管密度已经达到一种程度,使得这些微小的数字开关产生的热量比传统方式无法消散的还要多。这听起来可能很好控制,但却引发了一系列新问题,需要整个行业共同解决 —— 包括EDA公司、工艺设备制造商、晶圆厂、封装厂、现场级监控和分析提供商、材料供应商、研究团队等。所有这些活动的基础是不断关注将更多晶体管封装到固定区域,并且加速与泄漏功率的斗争。FinFET在16/14nm解决了漏栅问题,但仅两个节点后该问题又重新出现。在3nm工艺中,引入了全新的晶体管结构环栅FET(也称为纳米片),这使得设计、计量、检查和测试变得更具挑战性和成本。在2nm/18A,电力传输将开始从芯片正面转移到背面以解决布线问题,甚至在此之后,行业可能会再次改变晶体管结构以采用复合FET(CFET)。这是在短时间窗口内的大量工艺和结构变化,每个新节点都将引入更多需要解决的问题。

例如,在高密度芯片和封装中,瞬态热梯度的增长令人担忧。它们可以以不可预测的方式移动,有时速度很快,有时则不然,并且可能根据工作负载而变化。在40纳米时,使用更厚的电介质和基板以及更宽松的间距都被认为是问题。凭借当今领先的工艺技术,所有这些问题都需要更加认真地对待。

Cadence公司的产品管理总监Melika Roshandell表示:“与以前的技术相比,基极泄漏已经降低,但总体功率更高。” “所以最终,由于在一个IC中封装了更多的晶体管并推动性能,你的散热会变得更糟。你希望实现越来越高的频率,为此你需要增加电压、增加功率。而且现在,你的总功率比上一代更高,所以你的散热会更差。不仅如此,当你进入较低的工艺节点时,你的面积也会缩小。这种面积的缩小和总功率的增加有时会导致散热问题,你将无法满足性能要求,因为你的散热速度会比预期的要快得多。”

图1:三维集成电路设计在运行时的热机械协同仿真。来源:Cadence

图1:三维集成电路设计在运行时的热机械协同仿真。来源:Cadence

热量正成为每个硬件工程师的共同噩梦,并且引发了一些难以打破和预先建模的恶性循环:

  • 热量加速了用于保护信号的介电薄膜(时间相关介电击穿或TDDB)的破坏,并增加了机械应力,可能导致翘曲。
  • 它加速了电迁移和其他老化效应,可能缩小数据路径。这会增加更多的热量,由于电路中的电阻增加以及驱动这些信号所需的能量增加,直到它们被重新路由(如果可能)。
  • 它可能影响内存运行速度,降低系统的整体性能。
  • 它会产生噪声,影响信号的完整性。这种噪音也可能是暂时的,这使得分区更加困难。

所有这些因素都可能缩短芯片甚至芯片一部分的寿命。西门子EDA模拟和混合信号验证解决方案的首席产品经理Pradeep Thiagarajan表示:“热退化晶体管很容易造成或损坏芯片或IP。” “幸运的是,大多数器件都可以进行自热分析,通过对每个MOS器件进行瞬态测量来评估局部加热对设计的影响,然后加载温度增量数据并评估波形的影响。现在,鉴于数据传输速率的不断提高,需要创新。因此,每种热界面材料建模得越好,解决这些影响并做出适当设计更改以避免短期或长期硬件故障的机会就越大。总之,你需要创新的热解决方案,但你也必须对其进行正确的建模。

?

下接:新一轮挑战与机遇:芯片功耗成本持续上涨(中)

原文链接:The Rising Price Of Power In Chips

?

相关新闻推荐

登录

注册

登录
{{codeText}}
登录
{{codeText}}
提交
关 闭
订阅
对比栏
对比 清空对比栏