三星电子近期宣布计划在2024年推出其先进的3D芯片封装技术，名为SAINT（Samsung Advanced Interconnect Technology）。这项技术的核心在于通过更紧凑的封装尺寸，实现AI芯片等高性能芯片的内存与处理器的高效集成。SAINT技术预计将提供三种不同的封装方案：SAINT S（针对SRAM和CPU的垂直堆栈）、SAINT D（用于CPU、GPU等处理器与DRAM内存的垂直封装）、以及SAINT L（针对应用处理器的堆栈方案）。
目前，三星已成功完成了SAINT技术的验证测试，并计划与客户合作进行进一步的测试。公司预计在明年晚些时候将服务范围扩大，主要目标是提升数据中心AI芯片以及具备AI功能的智能手机应用处理器的性能。
在半导体行业，随着元件微缩制程逐渐接近物理极限，3D芯片的先进封装技术日益受到重视。除三星外，台积电、英特尔和联电等主要晶圆代工厂也在积极开发自己的3D芯片封装技术。其中，台积电正在大规模测试并升级其3D芯片间堆叠技术SoIC，以满足包括苹果和英伟达在内的客户需求；英特尔已经采用其新一代Fooveros 3D芯片封装技术生产先进芯片；而联电则最近推出了一项晶圆对晶圆（W2W）3D IC项目，该项目利用硅堆叠技术，提供内存和处理器高效整合的前沿解决方案。
