解析GaN与InP：下一代射频芯片面临的机遇与挑战

如今，越来越多的用户通过无线方式传输越来越多的数据。为了跟上这一趋势并使数据传输更快、更高效，第五代移动通信（5G）正在推出，业界已经在关注未来的发展。5G可实现10Gbit/s的峰值数据速率，而6G预计从2030年起将以100Gbit/s的速度运行。除了应对更多数据和连接之外，研究人员还研究了下一代无线通信如何支持自动驾驶和全息存在等新用例。

为了实现极高的数据速率，电信行业一直在提高无线信号的频率。虽然5G最初使用6GHz以下频段，但针对28/39GHz的产品已经展示。此外，由于FR3（6-20GHz）频段能够平衡覆盖范围和容量，因此人们对5G网络使用FR3（6-20GHz）频段越来越感兴趣。对于6G，100GHz以上的频率正在讨论中。

转向更高的频率可以使用新的频段，解决现有频段内的频谱稀缺问题，而且，工作频率越高，就越容易获得更宽的带宽。原则上，高于100GHz的频率和高达30GHz的带宽允许电信运营商在无线数据链路中使用低阶调制方案，从而降低功耗。较高的频率还与较小的波长（λ）相关。随着天线阵列尺寸随λ2缩放，天线阵列可以排列得更密集。这有助于更好的波束成形，这种技术可确保大部分传输能量到达目标接收器。

但更高频率的出现是有代价的。如今，CMOS是构建发射器和接收器关键组件的首选技术。其中包括前端模块内的功率放大器，用于向天线发送射频信号或从天线发送射频信号。工作频率越高，基于CMOS的功率放大器就越难以以足够高的效率提供所需的输出功率。

这就是GaN和InP等技术发挥作用的地方。由于出色的材料特性，这些III/V族半导体更有可能在高工作频率下提供所需的输出功率和效率。例如，GaN具有高电流密度、高电子迁移率和大击穿电压。高功率密度还可以实现较小的外形尺寸，从而在相同性能的情况下减小总体系统尺寸。

GaN和InP在更高的工作频率下优于CMOS

在建模实验中，imec的研究人员比较了140GHz工作频率下三种不同功率放大器实现的性能：全CMOS实现、带有SiGe异质结双极晶体管（HBT）的CMOS波束形成器和InPHBT。InP在输出功率和能源效率方面明显获胜，建模结果还表明，对于InP，能量效率的最佳点是通过相对较少的天线数量获得的。这对于用户设备等占地面积受限的用例尤其显著。

比较发射器架构中CMOS、SiGe和InP器件的功耗与天线数量的关系

然而，在较低的毫米波频率下，GaN表现出优异的性能。对于28GHz和39GHz，由碳化硅上氮化镓制成的高电子迁移率晶体管（HEMT）在输出功率和能效方面均优于基于CMOS的器件和GaAsHEMT。考虑了两种不同的用例，即固定无线接入（FWA，具有16个天线）和用户设备（具有4个天线）。

三种不同技术的比较：（左）FWA和（右）用户设备中28GHz和39GHz工作频率的输出功率

升级的机遇与挑战

但如果我们考虑成本和集成的简易性，GaN和InP器件技术还无法与基于CMOS的技术完全竞争。III/V器件通常在小型且昂贵的非硅衬底上制造，依赖于不太适合大批量制造的工艺。将这些器件集成在200或300mm硅晶圆上是一种有趣的方法，可以在保持卓越射频性能的同时实现整体优化。硅基板不仅更便宜，而且兼容CMOS的工艺还可以实现大规模制造。

在Si平台上集成GaN和InP需要结合新的晶体管和电路设计方法、材料和制造技术。主要挑战之一与大晶格失配有关：InP为8%，GaN为17%。众所周知，这会在层中产生许多缺陷，最终降低器件性能。

此外，我们还必须将基于GaN-on-Si和InP-on-Si的组件与基于CMOS的组件共同集成到一个完整的系统中。GaN和InP技术最初将用于实现前端模块内的功率放大器。此外，低噪声放大器和开关可能受益于这些化合物半导体的独特性能。但最终，校准、控制和波束形成仍然需要CMOS。

在其高级射频计划中，imec与其行业合作伙伴一起探索在大尺寸硅晶圆上集成GaN和InP器件的各种方法，以及如何实现它们与CMOS组件的异构集成。正在评估不同用例（基础设施以及用户设备）的优缺点。

改进GaN-on-Si技术的射频性能

根据起始衬底的不同，GaN技术有多种类型：GaN bulk substrates, GaN-on-SiC和GaN-on-Si。如今，GaN-on-SiC得到了广泛探索，并已用于基础设施应用，包括5G基站。GaN-on-SiC比GaN bulk substrates技术更具成本效益，而且碳化硅是一种出色的热导体，有助于散发高功率基础设施应用中产生的热量。然而，成本和基板尺寸有限使其不太适合大规模生产。

相反，GaN-on-Si具有扩大到200mm甚至300mm晶圆的潜力。得益于多年来电力电子应用的创新，GaN在大尺寸Si衬底上的集成取得了巨大进展。但硅基氮化镓技术还需要进一步改进，以实现最佳射频性能。主要挑战在于实现与GaN-on-SiC相当的大信号和可靠性性能以及提高工作频率。这需要在材料堆叠设计和材料选择方面不断创新，缩短HEMT的栅极长度，抑制寄生效应，并保持尽可能低的射频色散。

Imec的射频GaN-on-Si工艺流程从在200mmSi晶圆上生长（通过金属有机化学气相沉积（MOCVD））外延结构开始。该结构由专有的GaN/AlGaN缓冲结构、GaN沟道、AlN间隔物和AlGaN势垒组成。具有TiN肖特基金属栅极的GaNHEMT器件随后与（低温）3级Cu后道工艺集成。近期，imec的GaN-on-Si平台取得了具有竞争力的成果，输出功率和功率附加效率（PAE）首次接近GaN-on-SiC技术。PAE是评估功率放大器效率的常用指标，它考虑了放大器增益对其整体效率的影响。

硅基氮化镓基准测试数据，红色的IMEC数据是GaN-on-Si器件的最佳报告之一

通过建模活动补充技术开发将最终有助于实现更好的性能和可靠性。例如，在IEDM2022上，imec推出了一个仿真框架，可以更好地预测射频设备中的热传输。在硅基氮化镓HEMT的案例研究中，模拟显示峰值温升比之前预测的高出三倍。诸如此类的建模工作为在开发阶段早期优化射频器件及其布局提供了进一步的指导。

用于6G亚太赫兹频率的InP-on-Si：三种制造方法

如前所述，InPHBT在所有技术实现的140GHz工作频率下提供最佳输出功率/效率权衡。研究人员还知道如何设计InPHBT以获得最佳射频性能。但制造通常从小型（InP）衬底晶圆（<150mm）开始，使用与CMOS不兼容的类似实验室的工艺。

但是当我们在Si上集成InP时，性能会发生什么变化呢？众所周知，在Si上沉积InP会引入许多缺陷，主要是螺纹位错和平面缺陷。这些缺陷会引起漏电流，从而极大地降低器件性能或导致可靠性问题。

目前有三种升级方法：其中两个依赖于Si上InP的直接生长，另一个依赖于晶圆重构。预计所有三种方法都将提供比使用小型InP衬底的现有技术更具成本效益的解决方案。但它们在性能、成本和异构集成潜力方面都各有利弊。Imec承担了评估各种用例（基础设施以及移动设备）的优势和挑战的角色。

不同InP-on-Si生长方法示意图：（a）nano-ridge engineering；（b） blanket growth with strain relaxed buffers；（c）wafer reconstruction

制造InP-on-SiHBT的第一种方法，即使用直接沉积在Si顶部的应变松弛缓冲层，以补偿Si和InP之间8%的晶格失配。接下来，InP直接生长在该缓冲层的顶部。使用更大晶圆尺寸的能力，特别是在部分硅可以重复使用的情况下，提供了显着的成本优势。然而，需要优化以进一步减少缺陷数量。

与这种“blanket”生长方法不同，imec提出nano-ridge engineering（NRE）作为更有效地应对缺陷的替代技术。NRE依赖于在Si中预先图案化的沟槽中选择性生长III/V族材料。这些高深宽比沟槽对于捕获狭窄底部中的缺陷非常有效，并允许在沟槽外生长高质量、低缺陷率的材料。过度生长的nano-ridge使其向顶部变宽，为设备堆栈形成坚实的基础。从GaAs/InGaP案例研究中获得的初步见解将指导目标InGaAs/InP NRE HBT器件的优化。

除了直接生长之外，InP还可以使用晶圆重建技术放置在Si上。在这种情况下，高质量InP衬底在晶圆构造过程中被切成片。随后使用芯片到晶圆键合技术将这些瓦片附着到硅晶圆上。目前主要面临的挑战在于材料的有效转移和InP衬底的去除，为此正在考虑多种解决方案。

走向异构集成

最终，III/V-on-Si功率放大器必须与负责校准和控制等功能的基于CMOS的组件相结合。Imec正在研究各种异构集成选项，权衡它们在各种用例中的优缺点。先进的层压基板技术是将不同射频元件集成到系统级封装中的最常见方法，并且正在进行优化以使其能够适应更高的频率。

此外，imec还将探索更先进的异构集成选项，包括2.5D中介层和3D集成技术。特别是对于100GHz以上的频率，需要注意的是天线模块开始定义收发器可用的区域。事实上，当频率较高时，波长会减小，天线阵列的面积也会相应缩小。在100GHz以上，天线尺寸变得小于前端模块尺寸，而前端模块尺寸几乎不会随着频率的增加而缩小。

对于大型天线阵列配置，一个有趣的选择是将射频前端模块移至天线阵列下方。这就是3D集成技术的用武之地发挥作用，实现前端模块和天线模块之间的短且明确的连接。然而，热管理仍然是3D集成的一个重要问题，并且能够提供有效的散热器至关重要。在imec，我们正在进行全面的系统技术协同优化（STCO）分析，以评估用于3D集成的不同技术，并从系统级角度指导技术选择。

对于手持设备，减少天线数量可以放松限制，2.5D interposer技术被认为是一种有趣的方法。这种异构集成选项使用具有光刻定义连接的层堆栈，甚至是硅通孔，以在基于III/V和CMOS的组件之间进行通信。在这种情况下，III/V器件位于CMOS芯片旁边，可以实现更好的热管理，因为两个芯片都可以与散热器直接接触。然而，这种架构仅允许一维波束控制。我们目前正在评估2.5D中介层技术的硬件实现，研究基板、电介质和再分布层的最佳组合，以最大限度地减少损耗。例如，我们展示了射频定制硅中介层技术的第一个版本，该技术使用标准硅基板、铜半加成互连、